Fast, intuitive and hierarchical LVS debugging with cross-probing to layout and schematic views

DRC/LVS/Net物理验证

Guardian使用Expert版图编辑器来可视化违反设计规则,使设计人员能够迅速找出设计中的问题并结合Expert为用户提供一个快速简便的方法来解决问题。 Guardian能够为最终仿真提取版图网表,使用户能够对电路图和版图、或逻辑网表和物理网表进行比较。

引言

Guardian可提供设计的交互性和批处理模式验证,它是Silvaco的Gateway电路图编辑器与Expert版图编辑器之间的桥梁。Guardian可执行多种功能,包括设计规则检查(DRC)、网表提取、以及版图与电路图的比较(LVS)。

特征

  • 兼容于业界领先的DRC工具
  • 支持各种规则和技术文件,包括:Dracula, Diva,GDSII,OASIS
  • 快速直观的分层式LVS调试程序,具备版图和电路图之间的交叉探测功能
  • 网表提取支持应力效应和井近似(well proximity)参数提取
  • 与Expert版图编辑器紧密集成,允许对局部区域执行快速DRC并使用同一错误数据库以保持一致性和完整性

优点

  • 纳入的规则文件转换器从Dracula 和 Diva导入DRC脚本以易于采纳
  • 图形和文本格式的DRC错误报告易于导航和视图化,对新老用户都相当直观
  • 完备的DRC命令集适用于任何设计环境—局部 DRC命令用于交互式环境,全芯片DRC命令则用于批处理环境
  • 基于连接的DRC操作包括天线规则检查
  • 使用基于图形任务处理方法优化执行DRC命令
  • 支持90度、45度、和任意角度图形,而丝毫不影响模拟和混和信号设计版图的精度
  • 分层式DRC错误报告功能最大化了版图调试效率
  • 多线程DRC可显著提高性能和容量
  • 直观的分层式LVS差异报告显著减少错误调试时间
  • Gateway电路图编辑器与Expert版图编辑器的数据库直接链接,可提供交叉探测,即时生成图形差异报告
  • 子电路的黑盒子选项提供了分层模式中的渐进式LVS比较,并可将IP 模块轻松纳于顶层验证设计之中
  • 可精确计算尺寸相关的SPICE参数,这些参数对于含有默认或用户定义公式的模拟设计非常重要
  • 可在LVS追踪中精确识别通用器件(如晶体管、 二极管、电阻、电容等)、用户自定义器件和/或黑盒子电路
  • 以无与伦比的性能高效提取半导体工艺的全芯片版图网表